首頁|滾動|國內|國際|運營|制造|監管|原創|業務|技術|報告|測試|博客|特約記者
手機|互聯網|IT|5G|光通信|LTE|云計算|芯片|電源|虛擬運營商|移動互聯網|會展
首頁 >> 熱點技術 >> 正文

3納米芯片面積比5納米產品縮小35% 耗電量減少50%

2020年1月6日 14:35  手機中國  作 者:任澤宇

三星電子副會長李在镕近日參觀正在開發“全球第一個3納米級半導體工藝”的韓國京畿道華城半導體工廠,并聽取了關于3納米工藝技術的報告,他還與三星電子半導體部門社長團討論了新一代半導體戰略。

據了解,三星電子計劃利用極紫外光刻(EUV)工藝,提高在7納米以下精細工程市場的份額。3納米級半導體工藝計劃首先應用到三星的晶圓代工(foundry)工程之中。三星計劃明年下半年在全球最早實現3納米級芯片的批量生產。

三星電子將在最新的3納米工程中使用不同于其他工程的新一代工藝“GAA”。三星電子負責半導體產業的部門表示,基于GAA工藝的3納米芯片面積可以比最近完成開發的5納米產品面積縮小35%以上,耗電量減少50%,處理速度可提高30%左右。

編 輯:章芳
免責聲明:刊載本文目的在于傳播更多行業信息,不代表本站對讀者構成任何其它建議,請讀者僅作參考,更不能作為投資使用依據,請自行核實相關內容。
相關新聞              
 
人物
亨通崔根良:搶占行業發展制高點,成為行業領跑者
精彩專題
MWC19 上海 - 智聯萬物
2019年世界電信和信息社會日大會
中國電信5G創新合作大會
2019年世界移動大會
CCTIME推薦
關于我們 | 廣告報價 | 聯系我們 | 隱私聲明 | 本站地圖
CCTIME飛象網 CopyRight © 2007-2017 By CCTIME.COM
京ICP備08004280號  電信與信息服務業務經營許可證080234號 京公網安備110105000771號
公司名稱: 北京飛象互動文化傳媒有限公司
未經書面許可,禁止轉載、摘編、復制、鏡像
北京十一选五开奖昨天结果